

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-281681

(43)Date of publication of application : 07.10.1992

(51)Int.Cl.

H04N 5/335
H01L 27/146

(21)Application number : 03-069335

(71)Applicant : SONY CORP

(22)Date of filing : 08.03.1991


(72)Inventor : ODA TATSUJI

(54) X-Y ADDRESS TYPE SOLID-STATE IMAGE PICKUP DEVICE

(57)Abstract:

PURPOSE: To attain the electronic shutter operation without a time lag for all picture elements and to eliminate the need for light shield of a capacitor section in the X-Y address solid-state image pickup device.

CONSTITUTION: Each of a photosensor section 10 in the unit of picture elements is made up of a photoelectric conversion element 11 storing a signal charge in response to an incident light, a 1st switch element 13 resetting the storage state of the photoelectric conversion element 11, a charge storage element 14, a 2nd switch element 15 transferring the signal charge stored in the photoelectric conversion element 11 to the charge storage element 14 and a 3rd switch element 12 reading a charged charge of the charge storage element 14, and a stack structure capacitor is used for the charge storage element 14 and the storage output of the capacitor is read as X and Y axes outputs.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-281681

(43) 公開日 平成4年(1992)10月7日

(51) Int. Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 4 N 5/335	E	8838-5C		
H 0 1 L 27/146		8223-4M	H 0 1 L 27/14	A

審査請求 未請求 請求項の数1(全4頁)

(21) 出願番号 特願平3-69335

(22) 出願日 平成3年(1991)3月8日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 小田 達治

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(74) 代理人 弁理士 船橋 国則

(54) 【発明の名称】 X-Yアドレス型固体撮像装置

(57) 【要約】

【目的】 X-Yアドレス型固体撮像装置において、全画素でタイムラグのない電子シャッター動作が可能で、しかもキャパシタ部の遮光を不要とする。

【構成】 画素単位のフォトセンサ部の各々を、入射光に応じた信号電荷を蓄積する光電変換素子と、この光電変換素子の蓄電状態をリセットする第1のスイッチ素子と、蓄電素子と、光電変換素子に蓄積された信号電荷を蓄電素子に転送する第2のスイッチ素子と、蓄電素子の蓄電電荷を読み出す第3のスイッチ素子とによって構成すると共に、蓄電素子としてスタック型構造のキャパシタを用い、このキャパシタの蓄電出力をXY読出しする。



10: フォトセンサ部
11: フォトダイオード
12: 垂直MOSトランジスタ
13: リセットMOSトランジスタ
14: ストレージキャパシタ
15: 転送MOSトランジスタ
17: 水平MOSトランジスタ

本発明の一実施例の構成図

(2)

特開平4-281681

1

【特許請求の範囲】

【請求項1】 水平及び垂直方向にて画素単位で2次元的に配列された複数のフォトセンサ部の各々を、入射光に応じた信号電荷を蓄積する光電変換素子と、前記光電変換素子の蓄電状態をリセットする第1のスイッチ素子と、蓄電素子と、前記光電変換素子に蓄積された信号電荷を前記蓄電素子に転送する第2のスイッチ素子と、前記蓄電素子の蓄電電荷を読み出す第3のスイッチ素子とによって構成し、前記蓄電素子としてスタック型構造のキャパシタを用いたことを特徴とするX-Yアドレス型固体撮像装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、X-Yアドレス型固体撮像装置に関し、特に電子シャッター動作が可能な固体撮像デバイスとして用いて好適なX-Yアドレス型固体撮像装置に関する。

【0002】

【従来の技術】 X-Yアドレス型固体撮像装置は、(X, Y)座標でアドレスされた1画素に走査パルスを用いて信号を取り出す方式のものである。このX-Yアドレス型固体撮像装置としては、MOS型固体撮像装置等が知られている。このMOS型固体撮像装置では、図4に示すように、単位画素のフォトセンサ部40が、光電変換素子であるフォトダイオード41と信号読出し用のMOSトランジスタ42との組合せで形成された構成となっていた。

【0003】

【発明が解決しようとする課題】 このように、従来のMOS型固体撮像装置等では、フォトダイオード41での光電変換によって発生した信号電荷を蓄積する箇所を一方所しか持たない構成となっていたので、信号電荷の蓄積と読出しを独立に行うことができなく、したがって、いわゆる電子シャッター動作を行う場合、1画素毎にシャッター動作が行われることになるため、画素毎にシャッター動作の時刻に差が生じる、という不具合があった。

【0004】 一方、図5に示すように、金属膜43を介して積層された積層膜44を有する積層型のMOS型固体撮像装置等では、PN接合ダイオードからなるストレージキャパシタ45が設けられているものの、フォトキャリアーの発生する積層膜44との間にスイッチ素子が存在しないため、やはり電子シャッター動作が不可能であり、また光が入射すると偽信号となるため遮光が必要となり、特に基板裏面側から光を取り込むいわゆる裏面照射型では、この遮光が困難となる欠点があった。また、積層膜44に対するバイアス電圧をオン/オフさせた場合には、積層膜44のトラップ性残像により、やはり電子シャッター動作は不可能である。

【0005】 そこで、本発明は、全画素でタイムラグの

2

ない電子シャッター動作が可能で、しかもキャパシタ部の遮光を不要としたX-Yアドレス型固体撮像装置を提供することを目的とする。

【0006】

【課題を解決するための手段】 本発明によるX-Yアドレス型固体撮像装置においては、水平及び垂直方向にて画素単位で2次元的に配列された複数のフォトセンサ部の各々を、入射光に応じた信号電荷を蓄積する光電変換素子と、この光電変換素子の蓄電状態をリセットする第1のスイッチ素子と、蓄電素子と、光電変換素子に蓄積された信号電荷を蓄電素子に転送する第2のスイッチ素子と、蓄電素子の蓄電電荷を読み出す第3のスイッチ素子とによって構成し、蓄電素子としてスタック型構造のキャパシタを用いた構成となっている。

【0007】

【作用】 本発明によるX-Yアドレス型固体撮像装置において、光電変換素子での信号電荷の蓄積期間を第1のスイッチ素子でコントロールし、光電変換素子に蓄積された信号電荷を垂直ブランキング期間の一部で第2のスイッチ素子によって全画素一斉に蓄電素子に転送してストックする。信号電荷をストックした蓄電素子と光電変換素子とは第2のスイッチ素子によって電気的に分離される。各画素の蓄電素子にストックされた信号電荷をXY読出しすることにより、全画素でタイムラグのない電子シャッター動作が可能となる。また、蓄電素子としてスタック型（積み重ね型）構造のキャパシタを用いたことにより、表面照射型の場合には、PN接合のキャパシタよりも小さい面積で、しかも配線あるいはMOSトランジスタ上にキャパシタを設けることができ、裏面照射型の場合には、フォトセンサ部上に設けることができる。

【0008】

【実施例】 以下、本発明の実施例を図面に基づいて詳細に説明する。図1は例えばMOS型固体撮像装置に適用した本発明の一実施例を示す構成図である。図において、単位画素のフォトセンサ部10は、光電変換素子であるフォトダイオード11と垂直スイッチ素子である垂直MOSトランジスタ12との間に、フォトダイオード11の蓄電状態をリセットするリセットMOSトランジスタ13と、蓄電素子であるストレージキャパシタ14と、フォトダイオード11に蓄積された信号電荷をストレージキャパシタ14に転送する転送MOSトランジスタ15とを新たに有する構成となっている。なお、リセットMOSトランジスタ13のゲート及び転送MOSトランジスタ15のゲートは全画素共通に構成される。

【0009】 図2は、単位画素のフォトセンサ部10の断面構造図である。同図において、P型半導体基板21の表面側にN⁺型領域22が形成されることによって受光部が構成されている。N⁺型領域22の左右両側にはそれぞれN⁺型領域23、24が形成され、N⁺型領域

(3)

特開平4-281681

3

22, 23及びゲート電極25によってリセットMOSトランジスタ13が構成され、N⁺型領域22, 24及びゲート電極26によって転送MOSトランジスタ15が構成されている。N⁺型領域24の右側にはさらにN⁺型領域27が形成され、これらN⁺型領域24, 27及びゲート電極28によって垂直MOSトランジスタ12が構成されている。この垂直MOSトランジスタ12の上には、ストレージキャパシタ14が積み重ねられることによってスタック型構造のキャパシタが構成されている。

【0010】このように、ストレージキャパシタ14をスタック型構造とすることにより、PN接合のキャパシタよりも小さい面積で、しかもMOSトランジスタ12（あるいは配線）上にキャパシタを設けることができるので、開口率を悪化させなくて済むことになる。1例として、信号量が10⁶ エレクトロンとすると、これを5Vで蓄積するためには、約3.2 fFの容量Cが必要であり、ストレージキャパシタ14の酸化膜厚を100Åとすると、1μm²の面積があれば良いことになる。これに対し、図5に示したPN接合構造の場合には、2μm²位の面積が必要となる。また、図2の断面構造図には、半導体基板21の表面側から光を取り込むいわゆる表面照射型の実施例を示したが、裏面照射型の場合には、ストレージキャパシタ14をスタック型構造とすることにより、ストレージキャパシタ14を受光部の上に積み重ねることができるとメリットが大きく、光による偽信号の蓄積がないことから、遮光が不要となる。

【0011】再び図1において、かかる構成のフォトセンサ部10を画素単位で有するMOS型固体撮像装置においては、単位画素のフォトセンサ部10が水平及び垂直方向にて2次元的に多数配列されており、垂直MOSトランジスタ12のゲートがXライン19に、そのソースがYライン20にそれぞれ接続され、垂直走査回路16で生成されるバイアス電圧が垂直MOSトランジスタ12のゲートに行（ライン）単位で印加されることにより、垂直走査が行われる。また、Yライン20の末端には水平スイッチ素子である水平MOSトランジスタ17が接続されており、各列の水平MOSトランジスタ17が水平走査回路18によって水平方向に左から右へ順にスイッチングされることにより、水平走査が行われる。

【0012】次に、単位画素のフォトセンサ部10における電子シャッター動作について図3のタイミングチャートに基づいて説明する。なお、同図において、波形(a)はリセットMOSトランジスタ13のゲート電位G₁を、波形(b)はフォトダイオード11の出力電位V_iを、波形(c)は転送MOSトランジスタ15のゲート電位G₂を、波形(d)はストレージキャパシタ14の出力電位V_oをそれぞれ示している。1フィールド期間内において、リセットMOSトランジスタ13のゲート電位G₁ (a)が“L”レベルの期間、即ちシャッ

4

ターオープン期間でフォトダイオード11がフォトキャリア（信号電荷）を蓄積する。続いて、垂直ブランキング期間における一定期間で転送MOSトランジスタ15のゲート電位G₂ (c)を“H”レベルにすると、転送MOSトランジスタ15がオン状態となってフォトダイオード11に蓄積された信号電荷をストレージキャパシタ14に転送する。転送MOSトランジスタ15のゲート電位G₂ (c)が“L”レベルに移移後、リセットMOSトランジスタ13のゲート電位G₁ (a)を“H”レベルにすることで、フォトダイオード11をリセット状態にする。そして、1フィールド期間内における読出し期間中にストレージキャパシタ14の出力電位V_oをXY読出しする。なお、MOS型はいわゆる破壊読出しなので、読出しが終わると、ストレージキャパシタ14はリセット状態となる。

【0013】

【発明の効果】以上説明したように、本発明によれば、X-Yアドレス型固体撮像装置において、単位画素で設けられた複数のフォトセンサ部の各々を、光電変換素子と読出しスイッチ素子の間に、光電変換素子の蓄電状態をリセットする第1のスイッチ素子と、蓄電素子と、光電変換素子に蓄積された信号電荷を蓄電素子に転送する第2のスイッチ素子とを設けて構成したので、1フィールド期間を使ってXY読出しができ、全画素でタイムラグのない電子シャッター動作が可能となる効果がある。また、蓄電素子としてスタック型構造のキャパシタを用いたことにより、表面照射型の場合には、PN接合のキャパシタよりも小さい面積で、しかも配線あるいはMOSトランジスタ上にキャパシタを設けることができるため、開口率を悪化させずに済み、裏面照射型の場合には、光による偽信号の蓄積がないので、遮光が不要となる効果がある。

【図面の簡単な説明】

【図1】MOS型固体撮像装置に適用した本発明の一実施例を示す構成図である。

【図2】単位画素のフォトセンサ部の断面構造図である。

【図3】電子シャッター動作を説明するためのタイミングチャートである。

【図4】MOS型固体撮像装置の従来例を示す構成図である。

【図5】積層型のMOS型固体撮像装置の断面構造図である。

【符号の説明】


- 10, 40 フォトセンサ部
- 11, 41 フォトダイオード
- 12 垂直MOSトランジスタ
- 13 リセットMOSトランジスタ
- 14 ストレージキャパシタ
- 15 転送MOSトランジスタ

(4)

特開平4-281681

17 水平MOSTランジスタ


【図1】




- 10: フォトセンサ部
- 11: フォトダイオード
- 12: 垂直MOSTランジスタ
- 13: リセットMOSTランジスタ
- 14: ストレージキャパシタ
- 15: 転送MOSTランジスタ
- 17: 水平MOSTランジスタ

本発明の実施例の構成図

【図3】




【図2】




単位画素の断面構造図

【図5】



積層型の断面構造図

【図4】



従来例の構成図